インターバディは DVCon Japan 2022 をサポーターとして応援します。

◆開催概要
名　称　：　DVCon Japan 2022
会　期　：　2022年6月23日(木) 9:00-17:00（開催後オンデマンド視聴可）
会　場　：　バーチャル（オンライン）
参加費　：　3,000円（税別）事前登録制
ＵＲＬ　：　https://www.dvcon-jpn.org/

Design & Verification Conference & Exhibitionは、電子システムおよび集積回路の設計と検証のための言語、ツール、メソドロジ、標準の適用に関するカンファレンスです。
このカンファレンスは技術的なコンテンツで構成され、設計と検証の技術の実用的な側面や、最先端プロジェクトにおける活用に焦点を当てています。
参加者が同様の技術を参考にしたり採用したりすることで、自身の設計や検証のフローの改善が促進され、ひいては業界全体の技術水準が高まることを目指しています。

◆プログラム概要
・アクセレラ・オーバービュー
　　Accellera Chairman – Lu Dai
・基調講演：More Moore, More than Moore, and More People
　　東京大学 d.labセンター長 RaaS理事長 教授　黒田忠広
・Tutorial Sessions
　　・プロジェクトの現場で使われ始めたAccellera標準のPSS
　　・SO26262対応LSI開発における回路規模・消費電力増の小さい機能安全アーキテクチャ
　　・VC Formal FRV によるレジスタ検証のご紹介
　　・SystemUVM(TM) – 本当に必要なテストを簡単に実現する
　　・IEEE2804 SHIM: Software-Hardware Interface for Multi-Many-Core
　　・Siemens EDAの検証ソリューションのご紹介
　　・Machine Learning Driven Verification: A Step Function in Productivity and Throughput
・Technical Sessions
　　・End-to-Endチェッキングメソドロジによりフォーマルサインオフのレベルを上げる
　　・ASIC設計経験者が陥りやすい誤ったFPGAローパワー対策と正しい手法
　　・Register Modeling – Exploring Fields, Registers and Address Maps
　　・デジアナ間仕様整合確認のためのRNMの活用
　　・機械学習を用いたPSSアクションシーケンスのモデリング
　　・配置配線を実行せず機械学習に基づいたフロアプラン品質のアセスメント
　　・Compact AI accelerator for embedded applications

詳しくは下記をご覧ください。
https://www.dvcon-jpn.org/conference/program/